BEST AVAILABLE COPY

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-244991

(43)Date of publication of application: 30.08.2002

(51)Int.CI.

G06F 13/14

G06F 13/12

H04L 29/06

(21)Application number: 2001-366445

(71)Applicant: MATSUSHITA ELECTRIC IND CO

LTD

(22)Date of filing:

30.11.2001

(72)Inventor: ITO HIROTAKA

TAHIRA YOSHIHIRO

(30)Priority

Priority number: 2000370375

Priority date: 05.12.2000


Priority country: JP

(54) METHOD AND DEVICE FOR CONTROLLING MULTI-INITIATOR

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a multi-initiator control device capable of making a command processing sequence for two or more units of apparatus.

SOLUTION: The multi-initiator control device is to perform communications with a plurality of apparatuses connected through transmission lines by the unit of packet and is equipped with a packet filter to analyze the received packet and output the result, a plurality of command control circuits to control the command processing sequence with the corresponding apparatus, a multi- control circuit to give a sequence implement admission to one of the command control circuits, and a packet processing circuit which produces a packet containing the information outputted by that command control circuit given the admission and outputs the received packet in accordance with the analyzing result outputted by the packet filter.



LEGAL STATUS

[Date of request for examination]

30.11.2001

[Date of sending the examiner's decision of

08.06.2004

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of 2004-14250 rejection]

[Date of requesting appeal against examiner's

08.07.2004

decision of rejection]

[Date of extinction of right]

• • •

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2002-244991 ′ (P2002-244991A)

(43)公開日 平成14年8月30日(2002.8.30)

(51) Int.Cl.7		識別記号	FI		
0000			F 1	テーマコート*(参考)	
G06F	13/14	3 1 0	G06F 13/14	310F 5B014	
	13/12	340	13/12	340B 5K034	
H04L	29/06		,		
	,_		H 0 4 L 13/00	3 0 5 Z	

審査請求 有 請求項の数10 OL (全 17 頁)

(21)出願番号	特願2001-366445(P2001-366445)	(71)出願人	000005821
(22)出願日	平成13年11月30日(2001.11.30)	/70\ 50 HT 40	松下電器産業株式会社 大阪府門真市大字門真1006番地
(31)優先権主張番号 (32)優先日	特願2000-370375 (P2000-370375) 平成12年12月 5日 (2000. 12.5)	(72)発明者	伊藤 裕隆 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
(33)優先権主張国	日本 (JP)	(72)発明者	田平 由弘
			大阪府門真市大字門真1006番地 松下電器 産業株式会社内
		(74)代理人	100077931
			弁理士 前田 弘 (外7名)


最終頁に続く

(54) 【発明の名称】 マルチイニシエータ制御装置及びその方法

(57)【要約】

【課題】 2台以上の機器に対するコマンド処理シーケ ンスを行うことができるマルチイニシエータ制御装置を 提供する。

【解決手段】 伝送路を介して接続された複数の機器の 各々との間でパケットを単位として通信を行うマルチイ ニシエータ制御装置であって、受信したパケットを解析 し、その結果を出力するパケットフィルタと、各々、対 応する機器との間のコマンド処理シーケンスを制御する 複数のコマンド制御回路と、前記複数のコマンド制御回 路のうちの1つにシーケンス実行許可を与えるマルチ制 御回路と、前記許可を与えられたコマンド制御回路が出 力する情報を有するパケットを生成して送信させる一 方、受信したパケットを前記パケットフィルタが出力す る解析結果に従って出力するパケット処理回路とを備え る。



【特許請求の範囲】

【請求項1】 伝送路を介して接続された複数の機器の 各々との間でパケットを単位として通信を行うマルチイ ニシエータ制御装置であって、

送信すべきパケットを前記伝送路に送信する一方、前記 伝送路からパケットを受信し、誤り検出を行って出力す るリンクコア回路と、

前記リンクコア回路が受信したパケットを解析し、その 結果を出力するパケットフィルタと、

各々、対応する機器との間のコマンド処理シーケンスを 制御する複数のコマンド制御回路と、

前記複数のコマンド制御回路のうちの1つにシーケンス 実行許可を与えるマルチ制御回路と、

前記許可を与えられたコマンド制御回路が出力する情報を有するパケットを前記送信すべきパケットとして生成し、前記リンクコア回路に出力して送信させる一方、前記リンクコア回路が受信して出力したパケットを前記パケットフィルタが出力する解析結果に従って出力するパケット処理回路と、

前記パケット処理回路が出力するパケットに含まれるコマンドを実行するCPU (central processing unit) とを備えたマルチイニシエータ制御装置。

【請求項2】 請求項1に記載のマルチイニシエータ制 御装置において、

前記複数のコマンド制御回路は、それぞれ、

対応する機器が出力し、当該対応する機器との間のコマンド処理シーケンスに必要な情報を格納して、これを前記シーケンス実行許可が与えられると出力するものであり、

前記マルチ制御回路は、

前記リンクコア回路が受信して出力するパケットに含まれる、当該パケットを送信した機器との間のコマンド処理シーケンスに必要な情報を、前記パケットフィルタの出力に応じて、前記複数のコマンド制御回路のうち当該機器に対応するものに出力して格納させるものであり、前記パケット処理回路は、

前記シーケンス実行許可を与えられたコマンド制御回路が出力する情報を有するパケットを生成して出力し、これに応答して当該コマンド制御回路に対応する機器が出力したパケットを、受信して出力するものであることを 40 特徴とするマルチイニシエータ制御装置。

【請求項3】 請求項1に記載のマルチイニシエータ制御装置において、

前記複数のコマンド制御回路は、それぞれ、

対応する機器から送信されたコマンドフェッチ要求パケットの情報を格納し、前記マルチ制御回路から前記シーケンス実行許可が与えられた場合に、当該機器に対してコマンドフェッチ動作を行うことを特徴とするマルチイニシエータ制御装置。

【請求項4】 請求項3に記載のマルチイニシエータ制 50 イニシエータ制御方法であって、

御装置において、

前記複数のコマンド制御回路は、それぞれ、

データ転送処理シーケンスの実行中であっても、対応する機器からのコマンドフェッチ要求を受け取ることを特 像とするマルチイニシエータ制御装置。

2

【請求項5】 請求項1に記載のマルチイニシエータ制御装置において、

前記複数のコマンド制御回路は、それぞれ、

コマンド処理シーケンスを行うためのアドレスを格納す 10 るレジスタを有するものであり、

前記レジスタのアドレスは、当該レジスタが属するコマンド制御回路の対応する機器のノード番号に応じて、前記複数のコマンド制御回路のうちの基準とするもののレジスタのアドレスを、所定の値を単位としてアドレス拡張して得られたものであることを特徴とするマルチイニシエータ制御装置。

【請求項6】 請求項1に記載のマルチイニシエータ制御装置において、

前記マルチ制御回路は、

20 コマンド処理シーケンスが終了する毎に前記複数の機器 から1つを所定の順で選択して、前記複数のコマンド制 御回路のうち選択された機器に対応したものに前記シーケンス実行許可を与えることを特徴とするマルチイニシエータ制御装置。

【請求項7】 請求項1に記載のマルチイニシエータ制御装置において、

前記パケット処理回路が当該マルチイニシエータ制御装置の外部との間で行うデータ転送の制御を行う転送制御回路を更に備え、

30 前記パケット処理回路は、

前記パケットフィルタが出力するパケットから転送すべきデータを取り出して前記転送制御回路に出力する一方、前記転送制御回路に転送されて来たデータからパケットを生成して前記リンクコア回路に出力することを特徴とするマルチイニシエータ制御装置。

【請求項8】 請求項1に記載のマルチイニシエータ制御装置において、

前記CPUが前記複数のコマンド制御回路にシーケンス 実行許可を与えることができるように構成されているこ 0 とを特徴とするマルチイニシエータ制御装置。

【請求項9】 請求項1に記載のマルチイニシエータ制 御装置において、

前記複数の機器のそれぞれのノード番号と、ノード番号を識別するためのフィールドにおけるビットの位置とが 対応付けられており、前記機器のそれぞれを、前記フィールドにおけるビットの位置で識別するように構成され ていることを特徴とするマルチイニシエータ制御装置。

【請求項10】 伝送路を介して接続された複数の機器 の各々との間でパケットを単位として通信を行うマルチ イニシエータ制御方法であって

_,

前記複数の機器のうちの1つからコマンドフェッチ要求 を受けたことを記憶しているか否かを判定するステップ と、

コマンドフェッチ要求を受けたことを記憶していると判 定したときは、当該機器からコマンドをフェッチして実 行するステップとを備え、前記複数の機器から1つを所 定の順で選択することを繰り返し、選択された機 器について前記判定を行うステップと前記コマンドを実 行するステップとを行うマルチイニシエータ制御方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、コンピュータと周 辺装置等との間でコマンドやデータを伝送路を介して伝 送する際に使用されるプロトコルに対するシーケンス処 理技術に関する。

[0002]

【従来の技術】AV(audio-visual)機器やコンピュー タ機器等を接続する次世代インターフェイスとして、 I EEE1394方式が注目されている。これは、IEE E 1 3 9 4 方式に、非同期(asyncronous)通信とアイソ クロナス(isochronous)通信とが定義されているためで ある。非同期通信は、コンピュータと記録メディア等と の間のデータ転送のように、リアルタイム性よりも信頼 性をより要求される通信に用いられる。アイソクロナス 通信は、動画等のAVデータのような、信頼性よりもリ アルタイム性が要求される通信に用いられる。したがっ て、IEEE1394方式を用いて、例えばコンピュー タデータをDVD-RAM (digital versatile disc random access memory) ドライブ装置等に格納した り、DVD-RAMドライブ装置から記録済みのコンピ ュータデータを読み出したりする際には、一般的に非同 期通信によりデータを伝送する。

【0003】コンピュータ等の機器(イニシエータ(in itiator))と周辺装置(ターゲット(target))との 間でIEEE1394方式の非同期通信を行う場合のプ ロトコルとして、SBP-2 (serial bus protocol-2) がある。以下、コンピュータがこのSBP-2に従 ってDVD-RAMドライブ等のターゲットからデータ を読み込む場合における、コマンド処理シーケンスにつ いて説明する。

【0004】SBP-2のコマンドは、READ、WR ITE等のコマンド系のコマンドと、LOGIN、QU ERY LOGIN, ABORT TASK, ABOR TTASK SET等のマネージメント系 (タスク管理 系)のコマンドとに分けることができる。

【0005】図9は、マネージメント系のコマンドであ るLOGINコマンドを実行するためのコマンド処理シ ーケンスを示す説明図である。図9を参照して、LOG INコマンドのコマンド処理シーケンスを説明する。

t read request) パケットを発行することにより、ター ゲットの固有情報 (機器情報等) の取得を行う。一般に この固有情報全体はコンフィグレーションROM (conf igROM)と呼ばれる領域に格納されており、この固有情 報にはターゲットのMANAGEMENT_AGENTレジスタのアド レスも含まれている。

【0007】(2) ターゲットは、イニシエータからの QRRQパケットに応答して、configROMのデータをQ RRS (quadlet read response) パケットとしてイニ 10 シエータに返す。QRRQパケット及びQRRSパケッ トが送信されるこれらの処理(1), (2)は、イニシ エータがconfigROMのデータを全て取得するまで続く。 【0008】 (3) イニシエータは、BWRQ (block write request) パケットを発行して、ORB (operati on request block) を格納しているメモリのアドレスを MANAGEMENT_AGENTレジスタに書き込む。ORBは、イ ニシエータによって予め用意されており、MANAGEMENT_ AGENTレジスタは、ターゲットのCSR(control andst atus register) 空間に定義されている。

【0009】(4)ターゲットは、イニシエータからの 20 BWRQパケットに応答して、WRS(write respons e) パケットをイニシエータに返す。

【0010】(5) ターゲットは、イニシエータに対し てBRRQ (block read request) パケットを発行し て、イニシエータがORBをターゲットに送信すること を要求する。ORBは、MANAGEMENT_AGENTレジスタに 格納されたアドレスに位置している。

【0011】(6)イニシエータは、ターゲットからの BRRQパケットに応答して、BRRS (block read r esponse) パケットをターゲットに返す。BRRSパケ ットのデータフィールドには、ORBが格納されてい る。このようにして、ORBがイニシエータからターゲ ットに送信される。

【0012】(7) ターゲットは、イニシエータからO RBを受信し、受信したORBの内容を解析する。

【0013】(8) ターゲットは、受信したORBがL OGINコマンドを表すことがわかると、LOGINコ マンドを実行する。コマンド実行の際のLogin Response にCOMMAND_AGENTレジスタのベースアドレスが示されて 40 いる。

【0014】 (9) LOG I Nコマンドの実行が終了し た後、ターゲットは、LOGINコマンドの実行結果を 示すステータス情報を作成する。

【0015】(10) ターゲットは、BWRQパケット を発行することにより、ステータス情報をイニシエータ に送信する。ステータス情報は、ORBによって指定さ れる所定のアドレス(イニシエータのStatus_FIFOアド レス)に格納される。

【0016】(11) イニシエータは、ターゲットから 【0006】(1)イニシエータは、QRRQ(quadle 50 のBWRQパケットに応答して、WRSパケットをター ゲットに返す。

【0017】(12) ターゲットは、イニシエータから のWRSパケットのrCodeがresp_completeであるか否 かを判定する。イニシエータからのWRSパケットのrC odeがresp_completeである場合は、LOGINコマン ドに関する一連のコマンド処理シーケンスが完了する。

【0018】図10は、コマンド系のREADコマンド を実行するためのコマンド処理シーケンスを示す説明図 である。図10のシーケンスは、図9を参照して説明し たLOGINコマンドの処理シーケンスが終了した後に 10 ョンが実行される。 実行される。図10を参照して、READコマンドのコ マンド処理シーケンスを説明する。

【0019】 (21) イニシエータは、READコマン ドを表すORBを作成する。READコマンドを表すO RBは、データ数、最大パケット長、転送方向、転送方 法等、READコマンドを実行するために必要な情報を 定義する。

【0020】(22) イニシエータは、QWRQ (quad let write request) パケットをターゲットのAGENT_RE SETレジスタに書き込み、初期化させる。なお、AGENT_ 20 RESETレジスタは、ターゲットのCSR空間に定義され ている。

【0021】(23) ターゲットは、イニシエータから のQWRQパケットに応答して、WRSパケットをイニ シエータに返す。

【0022】(24) イニシエータは、BWRQパケッ トを発行することにより、ORBを格納しているメモリ のアドレスをORB_POINTERレジスタに書き込む。なお、 ORB_POINTERレジスタは、ターゲットのCSR空間に定 義されている。

【0023】(25) ターゲットは、イニシエータから のBWRQに応答して、WRSをイニシエータに返す。

【0024】(26) ターゲットは、BRRQパケット を発行して、イニシエータがORBをターゲットに送信 することを要求する。ORBは、ORB__POINTERレジスタ に格納されたアドレス、すなわち、イニシエータにおけ るそのメモリアドレスに位置している。

【0025】(27)イニシエータは、ターゲットから のBRRQパケットに応答して、BRRSパケットをタ にはORBが格納されている。このようにして、ORB がイニシエータからターゲットに送信される。

【0026】(28) ターゲットは、イニシエータから ORBを受信し、受信したORBの内容を解析する。

【0027】(29) ターゲットは、受信した〇RBが READコマンドを表すことがわかると、READコマ ンドを実行する。READコマンドの実行により、以下 の(30)、(31)が繰り返される。これは、転送す べきデータのサイズが大きい場合には、そのデータを複 きデータは、ターゲットによって用意される。

【0028】 (30) ターゲットは、BWRQパケット を発行して、ORBによって指定されるアドレスにデー 夕を格納する。

【0029】 (31) イニシエータは、ターゲットから のBWRQパケットに応答して、WRSパケットをター ゲットに返す。処理(30)及び(31)は1つのトラ ンザクションを構成する。1つのトランザクションが正 常に終了したことが確認された後に、次のトランザクシ

【0030】 (32) データ転送処理シーケンスが正常 に終了した後、ターゲットは、READコマンドの実行 結果を示すステータス情報を作成する。

【0031】 (33) ターゲットは、BWRQパケット を発行することにより、ステータス情報をイニシエータ に送信する。ステータス情報は、ORBによって指定さ れる所定のアドレスに格納される。

【0032】(34) イニシエータは、ターゲットから のBWRQパケットに応答して、WRSパケットをター ゲットに返す。

【0033】(35) ターゲットは、イニシエータから のWRSパケットのrCodeがresp_completeであるか否 かを判定する。イニシエータからのWRSパケットのrC odeがresp_completeである場合には、READコマン ドに関する一連のコマンド処理シーケンスが完了する。 【0034】なお、図には示されていないが、図9,1 0において、ターゲットは、イニシエータからのパケッ トを受信すると、ACK(Acknowledge)パケットをイ ニシエータに返す。同様に、イニシエータは、ターゲッ トからのパケットを受信すると、ACKパケットをター ゲットに返す。

【0035】イニシエータ及びターゲットは、書き込み 要求パケット(例えば、BWRQパケットやQWRQパ ケット)の受信に成功した場合には、パケットの受信に 成功したことを示す"Ack_complete"というコードを 有するACKパケットを返す。この場合、WRSパケッ トを返さず、次の処理に進む。イニシエータ及びターゲ ットは、"Ack_pending"というコードを有するACK パケットを返す場合には、WRSパケットを返す。ま ーゲットに返す。BRRSパケットのデータフィールド 40 た、イニシエータ及びターゲットは、パケットを受信す ることができない状態である場合には、パケットを受信 することができない状態であることを示す "Ack_bus y"というコードを有するACKパケットを返す。デー タ転送シーケンスにおいて、ターゲットからのBWRQ パケットに対してイニシエータが"Ack_busy"という コードを有するACKパケットをターゲットに返した場 合には、ターゲットはBWRQパケットをイニシエータ に再送信する。

【0036】以上のようにして、イニシエータとターゲ 数のパケットに分割して転送するためである。転送すべ 50 ットとの間でデータ転送処理を行うことができる。SB

P-2では、1つのバス上で、ターゲット1台に対して イニシエータを最大63台接続することが可能である。

【0037】図11はSBP-2を処理する従来のシー ケンス処理装置90の構成を示すブロック図である。物 理層コントローラ91は、IEEE1394バス20の 初期化、アービトレーション、バイアス電圧の制御等の 機能を有している。リンクコア回路92は、物理層コン トローラ91を介してバス20上のパケットを受信す る。リンクコア回路92は、パケットに対して誤り検出 符号の作成/検出、パケットへの符号の付加、コードの 検出(例えば、ACKパケットのコード検出)等を行 う。またリンクコア回路92は、物理層コントローラ9 1を介してパケットをバス20に出力する。更に、リン クコア回路92は、パケットの転送が失敗した場合にそ のパケットの転送を再度試みるリトライ機能を有してい る。

【0038】パケットフィルタ93は、リンクコア回路 92が出力したパケットを受け取り、このパケットのへ ッダフィールドの内容を解析する。パケットフィルタ 9 3は、その解析結果に応じて、シーケンス制御回路99 又は転送制御回路96に制御信号を与えるとともに、受 信パケットをパケット処理回路95に出力する。パケッ ト処理回路95は、シーケンス制御回路99又は転送制 御回路96から制御され、入力されたパケットを処理 し、コマンド受信バッファ97へのコマンドの出力、又 はDMA (direct memory access) バス6を介して受信 データの外部への出力を行う。シーケンス制御回路99 は、接続された1台のイニシエータに対するコマンド処 理シーケンスの実行及び制御を行う。

【0039】このように、図11の従来のシーケンス処 理装置は、1台のイニシエータとの間のコマンド処理シ ーケンスを行っていた。

[0040]

【発明が解決しようどする課題】従来のシーケンス処理 装置において2台以上のイニシエータのシーケンス処理 を行うには、2台目以降のイニシエータに対するシーケ ンス処理、及びそれぞれのイニシエータの管理を、全て ファームウェアで行う必要があった。この場合、CPU (central processing unit) にかかる負荷が非常に大 きくなる。

【0041】特に、DVD-RAM等の光ディスク装置 によって取り扱われる大量のデータを転送する必要があ る場合には、CPUの負荷が飛躍的に増大する。その結 果、CPUによって実行されるファームウェアのオーバ ーヘッドが増大し、IEEE1394方式を採用するこ とによって本来実現されるべき、髙速シリアルバスイン ターフェイスとしての高い実効転送レートを実現するこ とが非常に困難になる。また、ファームウェアにこのよ うな処理を全てさせると、CPUの負荷が大きくなるた

テムへ組み込むことは不可能であった。

【0042】このように、従来のシーケンス処理装置 は、実際にはイニシエータが1台の場合にしか対応でき なかった。このため、拡張性が低く、複数のイニシエー タが接続されたネットワーク環境ではあまり効果的に使 用することができなかった。

8

【0043】本発明は、2台以上の機器に対するコマン ド処理シーケンスを行うことができるマルチイニシエー 夕制御装置を提供することを目的とする。

10 [0044]

【課題を解決するための手段】前記課題を解決するた め、請求項1の発明が講じた手段は、伝送路を介して接 続された複数の機器の各々との間でパケットを単位とし て通信を行うマルチイニシエータ制御装置であって、送 信すべきパケットを前記伝送路に送信する一方、前記伝 送路からパケットを受信し、誤り検出を行って出力する リンクコア回路と、前記リンクコア回路が受信したパケ ットを解析し、その結果を出力するパケットフィルタ と、各々、対応する機器との間のコマンド処理シーケン 20 スを制御する複数のコマンド制御回路と、前記複数のコ マンド制御回路のうちの1つにシーケンス実行許可を与 えるマルチ制御回路と、前記許可を与えられたコマンド 制御回路が出力する情報を有するパケットを前記送信す べきパケットとして生成し、前記リンクコア回路に出力 して送信させる一方、前記リンクコア回路が受信して出 力したパケットを前記パケットフィルタが出力する解析 結果に従って出力するパケット処理回路と、前記パケッ ト処理回路が出力するパケットに含まれるコマンドを実 行するCPU(central processing unit)とを備えた *30* ものである。

【0045】請求項1の発明によると、マルチイニシエ ータ制御装置からパケットを送信し、これに応答して機 器が送信するパケットに含まれるコマンドを、マルチイ ニシエータ制御装置は実行することができる。このよう なコマンド処理シーケンスの実行は、コマンド制御回路 によって行われるため、CPUがコマンド処理シーケン スの実行に関与することはない。また、マルチイニシエ ータ制御装置がいずれの機器との間のコマンド処理シー ケンスを行うかを、マルチ制御回路が制御する。このた 40 め、CPUの負荷を低減することが可能になる。

【0046】また、請求項2の発明では、請求項1に記 載のマルチイニシエータ制御装置において、前記複数の コマンド制御回路は、それぞれ、対応する機器が出力 し、当該対応する機器との間のコマンド処理シーケンス に必要な情報を格納して、これを前記シーケンス実行許 可が与えられると出力するものであり、前記マルチ制御 回路は、前記リンクコア回路が受信して出力するパケッ トに含まれる、当該パケットを送信した機器との間のコ マンド処理シーケンスに必要な情報を、前記パケットフ め、シーケンス処理装置を光ディスク装置等の他のシス 50 ィルタの出力に応じて、前記複数のコマンド制御回路の

うち当該機器に対応するものに出力して格納させるものであり、前記パケット処理回路は、前記シーケンス実行許可を与えられたコマンド制御回路が出力する情報を有するパケットを生成して出力し、これに応答して当該コマンド制御回路に対応する機器が出力したパケットを、受信して出力するものである。

【0047】請求項2の発明によると、複数のコマンド制御回路を効率よく制御して、コマンド処理シーケンスの一連のトランザクションを処理することができる。

【0048】また、請求項3の発明では、請求項1に記 10 載のマルチイニシエータ制御装置において、前記複数のコマンド制御回路は、それぞれ、対応する機器から送信されたコマンドフェッチ要求パケットの情報を格納し、前記マルチ制御回路から前記シーケンス実行許可が与えられた場合に、当該機器に対してコマンドフェッチ動作を行うものである。

【0049】請求項3の発明によると、コマンド制御回路は、各機器から受け取ったコマンドフェッチ要求パケットの情報を保持しているので、シーケンス実行許可が与えられるとただちにコマンドフェッチ動作に移行することができる。このため、効率的、かつ高速な動作を行うことができる。

【0050】また、請求項4の発明では、請求項3に記載のマルチイニシエータ制御装置において、前記複数のコマンド制御回路は、それぞれ、データ転送処理シーケンスの実行中であっても、対応する機器からのコマンドフェッチ要求を受け取るものである。

【0051】請求項4の発明によると、ある機器がコマンド実行中であっても、他の機器のコマンドフェッチ要求を処理することができる。このため、コマンド処理の状態に関係なく、それぞれの機器からのアクセスに対応することができる。

【0052】また、請求項5の発明では、請求項1に記載のマルチイニシエータ制御装置において、前記複数のコマンド制御回路は、それぞれ、コマンド処理シーケンスを行うためのアドレスを格納するレジスタを有するものであり、前記レジスタのアドレスは、当該レジスタが属するコマンド制御回路の対応する機器のノード番号に応じて、前記複数のコマンド制御回路のうちの基準とするもののレジスタのアドレスを、所定の値を単位としてアドレス拡張して得られたものである。

【0053】請求項5の発明によると、基準とするコマンド制御回路のレジスタのアドレスをアドレス拡張し、レジスタのアドレスを求めるため、接続される機器が複数の場合であっても、それぞれの機器がアクセスするレジスタのアドレスをCPUが管理する必要がない。このため、CPUの負荷が低減され、機器が1台の場合と同様に高速に動作することができる。

【0054】また、請求項6の発明では、請求項1に記載のマルチイニシエータ制御装置において、前記マルチ

制御回路は、コマンド処理シーケンスが終了する毎に前記複数の機器から1つを所定の順で選択して、前記複数のコマンド制御回路のうち選択された機器に対応したものに前記シーケンス実行許可を与えるものである。

【0055】請求項6の発明によると、接続されている各機器について順にコマンド実行許可を与えるか否かを判定するので、機器間のコマンド実行頻度のばらつきを小さくし、コマンドを実行する機会が一部の機器に偏らないようにすることができる。

【0056】また、請求項7の発明は、請求項1に記載のマルチイニシエータ制御装置において、前記パケット処理回路が当該マルチイニシエータ制御装置の外部との間で行うデータ転送の制御を行う転送制御回路を更に備え、前記パケット処理回路は、前記パケットフィルタが出力するパケットから転送すべきデータを取り出して前記転送制御回路に出力する一方、前記転送制御回路に転送されて来たデータからパケットを生成して前記リンクコア回路に出力するものである。

【0057】請求項7の発明によると、データ転送処理 20 シーケンスは転送制御回路によって制御されるため、C PUがデータ転送処理シーケンスの実行に関与すること はない。このため、データ転送処理シーケンスの実行中におけるCPUの負荷を低減し、データ転送を高速に行うことができる。

【0058】また、請求項8の発明は、請求項1に記載のマルチイニシエータ制御装置において、前記CPUが前記複数のコマンド制御回路にシーケンス実行許可を与えることができるように構成されているものである。

【0059】請求項8の発明によると、CPUがコマン ドフェッチの動作タイミングを制御することが可能なため、ファームウェアからのシーケンス制御に対する自由 度が増し、ファームウェアの仕様に同期化させてシーケンス処理を行うことが可能となる。

【0060】また、請求項9の発明は、請求項1に記載のマルチイニシエータ制御装置において、前記複数の機器のそれぞれのノード番号と、ノード番号を識別するためのフィールドにおけるビットの位置とが対応付けられており、前記機器のそれぞれを、前記フィールドにおけるビットの位置で識別するように構成されているものである。

【0061】請求項9の発明によると、各機器のノード番号を1ビットで簡潔に表現するため、より多くの機器が接続された場合であっても、機器の管理を小規模の回路で行うことが可能となる。

【0062】また、請求項10の発明は、伝送路を介して接続された複数の機器の各々との間でパケットを単位として通信を行うマルチイニシエータ制御方法であって、前記複数の機器のうちの1つからコマンドフェッチ要求を受けたことを記憶しているか否かを判定するステップと、コマンドフェッチ要求を受けたことを記憶して

いると判定したときは、当該機器からコマンドをフェッチして実行するステップとを備え、前記複数の機器から 1つを所定の順で選択することを繰り返し、選択された 機器について前記判定を行うステップと前記コマンドを 実行するステップとを行うものである。

【0063】請求項10の発明によると、接続されている各機器について順にコマンド実行許可を与えるか否かを判定するので、コマンドを実行する機会が一部の機器に偏らないようにすることができる。

[0064]

【発明の実施の形態】以下、本発明の実施の形態について、図面を参照しながら説明する。なお、ここで示す実施の形態によって本発明の技術的範囲が限定されるものではない。

【0065】図1は、本発明の実施形態に係るマルチイニシエータ制御装置を用いたデータ転送システムのブロック図である。図1のデータ転送システムは、光ディスクドライブ1と、光ディスクドライブ1に接続されている、機器としてのイニシエータ11、12、13とを備えている。イニシエータ11~13は、例えばパーソナルコンピュータ(PC)である。光ディスクドライブ1は、ターゲットとしてのマルチイニシエータ制御装置2と、DVD-RAMディスク5とを備えている。

【0066】各イニシエータ11,12,13とマルチイニシエータ制御装置2との間は、それぞれ伝送路としてのIEEE1394シリアルバス(以下では単にバスと称する)21,22,23を介して接続されている。マルチイニシエータ制御装置2は、DMAバス6を介してDVD-RAMコントローラ3に接続されている。DVD-RAMコントローラ3は、ヘッド4を介してDVD-RAMディスク5から読み出されたデータに復調等の信号処理を行い、マルチイニシエータ制御装置2から転送されてきたデータに変調等の信号処理を行い、ヘッド4を介してDVD-RAMディスク5に書き込む。

【0067】図2は、本発明の実施形態に係る図1のマルチイニシエータ制御装置のブロック図である。図2において、マルチイニシエータ制御装置2は、CPU31と、物理層コントローラ(PHY)41と、リンクコア回路(LINK)42と、パケットフィルタ43と、マルチ制御回路44と、パケット処理回路45と、転送制御回路46と、コマンド受信バッファ47と、制御レジスタ48と、コマンド制御回路51、52、53とを備えている。

を読み出しすることができる。以下では例として、SBP-2(serial bus protocol-2)をプロトコルとして用いて、イニシエータとターゲットとの間でデータ転送を行うものとして説明する。

12

【0069】物理層コントローラ41は、バス21~23の初期化、アービトレーション、バイアス電圧の制御等の機能を有している。物理層コントローラ41は、バス21~23上の電気信号をパケットに変換してリンクコア回路42に出力したり、リンクコア回路42から受け取ったパケットを電気信号に変換してバス21~23に出力する。

【0070】リンクコア回路42は、物理層コントローラ41からパケットを受信する。リンクコア回路42は、受信したパケットに対して誤り検出符号の検出、コードの検出(例えば、ACKパケットのコード検出)等を行った後、パケットフィルタ43及びパケット処理回路45に出力する。また、リンクコア回路42は、パケット処理回路45から受け取った、送信すべきパケットに対する誤り検出符号の作成及び付加を行い、物理層コントローラ41に送信する。更に、リンクコア回路42は、パケットの転送に失敗した場合に、そのパケットの転送を再度試みるリトライ機能を有している。

【0071】パケットフィルタ43は、リンクコア回路42からパケットを受け取り、そのパケットのヘッダフィールドの内容を解析する。パケットフィルタ43は、その解析結果に応じて、このパケットをコマンド受信バッファ47に格納するべきか否かを決定し、パケット処理回路45に通知する。また、パケットフィルタ43は、受信したパケットの送信元のイニシエータのノード番号をエンコードし、マルチ制御回路44及び転送制御回路46に制御信号として出力する。更に、パケットフィルタ43は、受け取ったパケットに含まれる情報をマルチ制御回路44及び転送制御回路46に出力する。

【0072】マルチ制御回路44は、リンクコア回路42が受信したパケットに含まれる情報をパケットフィルタ43から受け取り、パケットフィルタ43が出力する制御信号に応じて、コマンド制御回路51~53に格納させる。また、マルチ制御回路44は、コマンド制御回路51~53のうちの1つにシーケンス実行許可を与え、許可を与えられたコマンド制御回路が出力する情報をパケット処理回路45に出力する。

【0073】パケット処理回路45は、マルチ制御回路44の制御の下で動作し、パケットフィルタ43がコマンド受信バッファ47に格納するべきであると決定したパケットをコマンド受信バッファ47に格納させる。コマンド受信バッファ47に格納されたパケットは、CPU31から読み出し可能な状態となる。また、パケット処理回路45は、マルチ制御回路44から受け取った情報を含むパケットを生成し、送信すべきパケットとしてリンクコア回路42に出力する

【0074】転送制御回路46は、CPU31が出力す るREAD/WRITE等の転送コマンド実行要求を、 制御レジスタ48を介して受け取り、パケット処理回路 45とDVD-RAMコントローラ3との間でパケット を転送する。

【0075】例えば、READコマンドを実行する場合 には、転送制御回路46は、CPU31からの実行要求 に基づいて、DVD-RAMディスク5に記録されたデ ータをDVD-RAMコントローラ3及びDMAバス6 を介して読み出し、パケット処理回路45に出力する。 パケット処理回路45は、転送制御回路46から受け取 ったデータを分割して複数のパケットに格納し、これら のパケットをリンクコア回路42及び物理層コントロー ラ41を介してバス21~23に出力する。

【0076】また、WRITEコマンドを実行する場合 には、パケット処理回路45は、バス21~23から物 理層コントローラ41及びリンクコア回路42を介して パケットを受け取り、パケットからデータを取り出して 転送制御回路46に出力する。転送制御回路46は、受 け取ったデータをDMAバス6を介してDVD-RAM コントローラ3に出力し、DVD-RAMディスク5に 記録させる。このようなパケット生成処理及びパケット 転送処理は、転送制御回路46によって制御される。

【0077】このように、転送制御回路46がデータ転 送処理シーケンスを行うので、CPU31がデータ転送 処理シーケンスの実行に関与することはない。このた め、データ転送処理シーケンスにおけるCPU31の負 荷を低減することが可能になり、IEEE1394に準 拠した高速データ転送を実現することができる。

【0078】 I E E E 1394では、転送速度に応じて 1パケットで転送可能なデータ長 (最大ペイロードサイ ズ)が規定されている。本実施形態では、転送速度はS 400 (転送速度約400Mbit/sec) であるとし、この 場合、1パケットで転送可能なデータ長は2048バイ トである。

【0079】コマンド制御回路51,52,53は、そ れぞれイニシエータ11,12,13に対応しており、 対応するイニシエータからコマンドフェッチ要求を受け 取って、そのイニシエータとの間のコマンド処理シーケ ンスを制御する。マルチ制御回路44は、コマンド制御 回路51~53のシーケンス実行を管理している。マル チ制御回路44及びコマンド制御回路51~53は、S BP-2におけるコマンド処理シーケンスに必要なエー ジェントレジスタ (AGENT_REGISTER) を有している。 【0080】図3は、図2のマルチ制御回路44及びコ マンド制御回路51のレジスタについての説明図であ る。コマンド制御回路52,53のレジスタの構成は、 コマンド制御回路51と同様であるので図示を省略す る。

スタとして、MANAGEMENT_AGENTレジスタR10を有し ている。MANAGEMENT_AGENTレジスタR10は、LOG IN等のマネージメント系のコマンドをフェッチするた めのアドレスを格納する。コマンド制御回路51は、エ ージェントレジスタとしてAGENT_STATEレジスタR1 1、AGENT__RESETレジスタR 1 2、ORB__POINTERレジス タR 1 3、DOORBELLレジスタR 1 4 及びUNSOLICITED_S TATUSレジスタR 15を有している。コマンド制御回路 52,53も同様のレジスタを有している。コマンド制 10 御回路51~53のレジスタは、コマンド系のコマンド をフェッチするためのアドレス等を格納する。

【0082】コマンド制御回路51~53は、それぞ れ、対応するイニシエータ11~13との間のコマンド 処理シーケンスに必要な情報を格納する。このような情 報には、イニシエータ11~13のうち対応するものが 出力するコマンドフェッチ要求パケットの情報と、DOOR BELLレジスタへのアクセスがあったことを示す情報とが ある。

【0083】コマンド制御回路51~53は、それぞれ の対応するイニシエータ11~13からコマンドフェッ チ要求パケットの情報を受信して保持し、マルチ制御回 路44からシーケンス実行許可が得られていないパケッ トの情報をキューイング、すなわち、未処理のコマンド をキューイングすることができる。コマンドフェッチ要 求パケットは、例えばBWRQパケット、QWRQパケ ットであって、BWRQパケットの場合は、コマンドフ エッチ対象のアドレスを含んでいる。

【0084】イニシエータ11~13が、コマンド制御 回路51~53のそれぞれに対してコマンドフェッチ要 30 求を行う際のアクセス方法としては、次の2種類があ る。すなわち、BWRQパケットを用いてコマンドフェ ッチ対象のアドレス(ORB (operation request bloc k)の格納先のアドレス)を書き込むORB__POINTERレジ スタへのアクセスと、QWRQパケットを用いたDOORBE LLレジスタへのアクセスとである。コマンド制御回路 5 1は、コマンドフェッチ対象のアドレスをORB_POINTER レジスタR13に格納し、DOORBELLレジスタR14への アクセスがあった場合には、アクセスがあったことを記 憶、すなわち、このアクセスがあったことを示す情報を 40 格納する。コマンド制御回路52,53に関しても同様 である。

・【0085】図4は、アドレス拡張についての説明図で ある。コマンド制御回路51の各エージェントレジスタ のアドレスは、ベースアドレス (Base Address) を基準 とし、これにそれぞれ所定の値を加算したアドレスに設 定しておく。ベースアドレスは、コマンド制御回路51 のAGENT_STATEレジスタR11のアドレスである。コマ ンド制御回路52の各エージェントレジスタのアドレス は、コマンド制御回路51の同種のレジスタのアドレス 【0081】マルチ制御回路44は、エージェントレジ 50 にそれぞれ20h(hは16進数表示を表す)を加算し

たアドレスとし、コマンド制御回路53の各エージェントレジスタのアドレスは、コマンド制御回路51の同種のレジスタのアドレスにそれぞれ40hを加算したアドレスとしておく。すなわち、コマンド制御回路51,52,53のレジスタのアドレス領域は、それぞれベースアドレス、ベースアドレス+20h、ベースアドレス+

40hから始まる。

【0086】パケットフィルタ43は、コマンド処理シーケンスにおいて、イニシエータ11~13から受信したパケットを解析し、パケットの送信元のイニシエータがアクセスしてきたアドレスとエージェントレジスタのアドレスとを比較し、マルチ制御回路44に通知する。【0087】また、パケットフィルタ43は、LOGINしているイニシエータのノード番号に対応付けて、例えば20h間隔でアドレス拡張して受信パケットを解析し、その結果を制御信号としてマルチ制御回路44に出力する。パケットフィルタ43には、CPU31からベースアドレス及びイニシエータ11~13のノード番号が予め設定されている。

【0088】パケットフィルタ43は、パケットの送信 元がイニシエータ11である場合は、そのノード番号に 基づき、アドレス拡張を行わない。この場合、パケット フィルタ43は、ベースアドレスから決定されるエージ エントレジスタのアドレスと受信したアドレスとを比較 し、アクセスされるレジスタを示す制御信号を生成し て、マルチ制御回路44に出力する。また、パケットフ ィルタ43は、パケットの送信元がイニシエータ12で ある場合は、そのノード番号に基づき、イニシエータ1 1 のベースアドレスに 2 0 h を加算したアドレスから決 定されるエージェントレジスタのアドレスと受信したア ドレスとを比較し、アクセスされるレジスタを示す制御 信号を生成して、マルチ制御回路44に出力する。更 に、パケットフィルタ43は、パケットの送信元がイニ シエータ13である場合は、そのノード番号に基づき、 イニシエータ11のベースアドレスに40hを加算した アドレスから決定されるエージェントレジスタのアドレ スと受信したアドレスとを比較し、アクセスされるレジ スタを示す制御信号を生成して、マルチ制御回路44に 出力する。

【0089】マルチ制御回路44は、コマンド制御回路51~53のレジスタのうちパケットフィルタ43が出力する制御信号で示されたものにアクセスして、コマンドフェッチ要求パケットの情報を必要に応じて格納させる。

【0090】このようにエージェントレジスタのアドレスを管理することにより、CPU31からのアドレス管理が簡潔になる。受信したパケットの送信元のイニシエータのノード番号からアドレスを求めるので、IEEE1394規格で1つのローカルバスに対して接続可能な最大のノード数である63ノードのイニシエータを接続

した場合であっても、エージェントレジスタのアドレス 管理のために回路規模を大きくする必要がない。なお、 ベースアドレスからのアドレス拡張を20h単位で行う 場合について説明したが、アドレス拡張の単位は他の値 としてもよい。

16

【0091】図5は、イニシエータのノード番号の管理方法を示す説明図である。本実施形態においては、マルチイニシエータ制御装置2に接続されているイニシエータの数は3台であるので、これらを3ビットのフィールドで識別することとする。すなわち、ビットN1が"1"であるとき、イニシエータ11を示し、同様にビットN2又はN3が"1"であるとき、それぞれイニシ

エータ12又は13を示しているものとする。 【0092】例えば、イニシエータ11, 12, 13の ノード番号がそれぞれffc0h, ffc1h, ffc 2hであるとし、受信したパケットにノード番号ffc 0hが指定されているとする。この場合、パケットフィ ルタ43は、"001"をマルチ制御回路44に出力し て、パケットがイニシエータ11から送られて来たこと 20 を通知する。

【0093】また、パケット処理回路45は、マルチ制御回路44が出力するデータの3ビットのフィールドに表されたノード番号を、ffc0h等の16ビットのノード番号に変換して、パケットに組み込む。

【0094】このように、16ビットのノード番号を1ビットで表現し、管理することになるので、ノード番号を扱うマルチ制御回路44等の回路を簡略化することができる。ここで、イニシエータ11~13のノード番号と、ビットN1、N2、N3の位置との対応関係は、130対1の関係であればどのようなものであってもよい。もちろん、マルチ制御回路44等において、各ノード番号をそのまま用いるようにしてもよい。

【0095】図6は、図2のマルチ制御回路44におけるコマンド実行処理のシーケンスを示すフローチャートである。ここでは、イニシエータ11,12,13のノード番号がそれぞれNode1,Node2,Node3であるものとして説明する。また、イニシエータ11~13は、コマンド制御回路51~53のそれぞれに対するコマンドフェッチ要求の際に、ORB_POINTERレジスタへのアクセスを行うものとして説明する。

【0096】マルチ制御回路44は、まず、ステップS11において、Node1のイニシエータ11のコマンド処理シーケンスが未完了であるか否かを判定する。すなわち、マルチ制御回路44は、コマンド制御回路51がコマンドフェッチ要求を受け、未処理のコマンドをキューイングしているか否かを判定し、キューイングしていたらステップS12に移行し、キューイングしていなかったらステップS13に移行する。

【0098】ステップS13では、マルチ制御回路44は、Node2のイニシエータ12のコマンド処理シーケンスが未完了であるか否かを判定する。すなわち、マルチ制御回路44は、コマンド制御回路52がコマンドフェッチ要求を受け、未処理のコマンドをキューイングしているか否かを判定し、キューイングしていたらステップS14に移行し、キューイングしていなかったらステップS15に移行する。

【0099】ステップS14では、マルチ制御回路44は、コマンド制御回路52にシーケンス実行許可を与える。コマンド制御回路52は、ステップS12と同様に、Node2のイニシエータ12からコマンドを取って来て、そのコマンドをCPU31に実行させ、コマンドの実行を終了したら、ステップS15に処理を進める。

【0100】ステップS15では、マルチ制御回路44は、Node3のイニシエータ13のコマンド処理シーケンスが未完了であるか否かを判定する。すなわち、マルチ制御回路44は、コマンド制御回路53がコマンドフェッチ要求を受け、未処理のコマンドをキューイングしているか否かを判定し、キューイングしていたらステップS16に移行し、キューイングしていなかったらステップS11に戻る。

【0101】ステップS16では、マルチ制御回路44は、コマンド制御回路53にシーケンス実行許可を与える。コマンド制御回路53は、ステップS12と同様に、Node3のイニシエータ13からコマンドを取って来て、そのコマンドをCPU31に実行させ、コマンドの実行を終了したら、ステップS11に戻る。その後は、同様のシーケンスを繰り返す。

【0102】以上のように、マルチ制御回路44は、接続されたイニシエータによるコマンド実行の状態を常に管理し、コマンド実行許可を与えるか否かの判定をそれぞれのイニシエータに対して順に平等に行うので、コマンドを実行する頻度のばらつきがイニシエータ間で生じることを防ぐことができる。

【0103】なお、イニシエータ11~13が、コマンドフェッチ要求の際にDOORBELLレジスタへのアクセスを行った場合についても、イニシエータ11~13からコマンドを取って来る際の動作が複雑である点を除けば、同様である。この場合は、イニシエータ11に関しては、ステップS12に代えて次のような動作を行う。 【0104】すなわち、コマンド制御回路51は、ORB _POINTERレジスタR13に格納しているアドレスをイ

ニシエータ11に送信し、これに応答して、イニシエー

18

10 夕11は次に参照すべきORBを指し示すポインタを含んだパケットを送信する。コマンド制御回路51は、カガインタをパケット処理回路45に通知し、パケット処理回路45は、このポインタを含んだパケットを含んだパケットをしてイニシエータ11に送信する。これに応答を送信する。CPU31は、このパケットのコマンドを実行れる。イニシエータ12、13に関してかまたでではまり、ことにより、日EEE1394規格では、イニシエータの数が、IEEE1394規格では、カカち、イニシエータの数が、IEEE1394規格では、カカち、イニシエータの数が、IEEE1394規格では、カカち、イニシエータの数が、IEEE1394規格では、カカち、イニシエータの数が、IEEE1394規格では、カカち、イニシエータの場合には、各イニシエータに対応したコマンド制御回路を備えることにより、同様に

【0106】図7A~7Eは、図2のマルチイニシエータ制御装置2の内部で使用されるパケットのフォーマットを示す説明図である。図7A~7Eにおいて、斜線の領域はリザーブ領域を示す。より具体的には、図7A は、BWRQ (block write request) パケットのフォーマットを示す。図7Bは、QWRQ (quadlet write request) パケットのフォーマットを示す。図7Cは、WRS (write response) パケットのフォーマットを示す。図7Dは、BRRQ (block read request) パケットのフォーマットを示す。図7Dは、BRRQ (block read response) パケットのフォーマットを示す。

処理を行うことができる。

【0107】図8A~8Eは、IEEE1394バス2 1~23上のパケットのフォーマットを示す説明図であ る。図8A~8Eは、それぞれ図7A~7Eに示される 40 フォーマットに対応する。

【0108】リンクコア回路42は、パケットをバス21~23に送信する際には、図7A~7Eのフォーマットのパケットを受け取り、このパケットからheader_CR Cやdata_CRC等のCRC(cyclic redundancy check)コードを求める。リンクコア回路42は、受け取ったパケットにこれらのCRCコードのフィールドを追加し、得られた図8A~8Eのフォーマットのパケットを物理層コントローラ41に出力する。

【0109】また、リンクコア回路42は、パケットを 50 バス21~23から受信する際には、図8A~8Eのフ

オーマットのパケットを受け取り、このパケットに含ま れるheader__CRC領域やdata__CRC領域を参照して、CR Cによる誤り検出を行う。リンクコア回路42は、誤り 検出後のパケットを図7A~7Eのフォーマットでパケ ットフィルタ43及びパケット処理回路45に出力す る。

【0110】以下では、図2のマルチイニシエータ制御 装置2の動作を説明する。まず、LOGINコマンドの 実行について説明する。マルチイニシエータ制御装置2 は、イニシエータ11との間で図9のコマンド処理シー ケンスを実行する。イニシエータ11との間のLOGI Nコマンドのコマンド処理シーケンスが終了すると、C PU31は、LOGINしたイニシエータ11のノード 番号に対応する制御レジスタ48内の1ビットをイネー ブルにする。同様にして、イニシエータ12,13との 間でLOGIN処理が行われる。この一連のLOGIN 処理によって、イニシエータ11,12,13に、それ ぞれコマンド制御回路51,52,53が割り当てられ る。

【0111】次に、READコマンドの実行について説 明する。マルチイニシエータ制御装置2とイニシエータ 11~13との間のコマンド処理シーケンスは、コマン ド制御回路51~53がコマンドをキューイングするこ とができるようになっている点を除くと、図10と同様 である。

【0112】イニシエータ11は、READコマンドを 実行するためにAGENT_RESETレジスタR12にQWRQ パケットを送信する。次に、イニシエータ11は、BW RQパケットをイニシエータ11に対応するコマンド制 御回路51に送信し、ORB_POINTERレジスタR13にコ マンド制御回路51がアクセスすべきORBのアドレス を書き込む。マルチ制御回路44は、コマンド制御回路 51~53の状態を管理し、例えばコマンド制御回路5 1 にシーケンス実行許可を与えると、コマンド制御回路 51はコマンドフェッチを実行する。

【0113】コマンド受信バッファ47は、イニシエー タ11から受信したコマンドを含むパケットを格納す る。CPU31は、コマンド受信バッファ47からコマ ンドを読み出し、READコマンドを実行するために転 送制御回路46を起動する。転送制御回路46は、DM Aバス6を介してDVD-RAMコントローラ3からD VD-RAMディスク5のデータを読み出し、パケット 処理回路45に出力する。パケット処理回路45は、入 力されたデータをパケットにして、リンクコア回路42 に出力する。

【0114】また、イニシエータ11に対するデータ転 送シーケンス実行中に、イニシエータ12からはWRI TEコマンドの、イニシエータ13からはREADコマ ンドのコマンドフェッチ要求パケットを受信したとす

御回路52は、データ転送シーケンスの実行中であって も、イニシエータ12からのコマンドフェッチ要求を受 け取る。すなわち、コマンド制御回路52は、マルチ制 御回路44からの制御信号に従って、コマンドフェッチ のためにアクセスすべきアドレスを格納し、シーケンス 実行許可を待つ。同様に、イニシエータ13に対応する コマンド制御回路53は、データ転送シーケンスの実行 中であっても、イニシエータ13からのコマンドフェッ チ要求を受け取り、シーケンス実行許可を待つ。

【0115】マルチ制御回路44は、イニシエータ11 に対するデータ転送処理シーケンスが終了すると、コマ ンド制御回路52におけるコマンドのキューイング状 態、すなわち、コマンド制御回路52がコマンドフェッ チ要求を受けているか否かを調べる。キューイングされ ていると認識した場合には、マルチ制御回路44は、コ マンド制御回路52に対してシーケンス実行許可を与え る。コマンド制御回路52は、マルチ制御回路44から シーケンス実行許可を受けると、イニシエータ12に対 してコマンド処理シーケンスを実行する。パケット処理 回路45は、受信したパケットをコマンド受信バッファ 20 47に格納する。

【0116】CPU31は、コマンドをコマンド受信バ ッファ47から読み出し、WRITEコマンドを実行す るために転送制御回路46を起動する。転送制御回路4 6は、イニシエータ12からデータを読み出すために、 リンクコア回路42にパケットを転送する。転送制御回 路46は、イニシエータ12から受信したデータをリン クコア回路42を介して読み出し、DMAバス6及びD VD-RAMコントローラ3を介して、DVD-RAM 30 ディスク5に対して書き込む。指定された量の転送デー タがDVD-RAMディスク5に書き込まれた後、転送 制御回路46は、イニシエータ12に対してステータス 情報を送信して、データ転送処理シーケンスが終了す

【0117】マルチ制御回路44は、イニシエータ12 に対するコマンド処理シーケンスが終了すると、コマン ド制御回路53におけるコマンドのキューイング状態を 調べ、キューイングされていると認識した場合には、コ マンド制御回路53に対してシーケンス実行許可を与え る。コマンド制御回路53は、マルチ制御回路44から 40 シーケンス実行許可を受けると、イニシエータ13に対 してコマンドフェッチを行い、コマンド受信バッファ4 7に受信パケットを格納する。その後、同様に、CPU 31は転送制御回路46を起動し、READコマンドを 実行する。

【0118】以上のように、本実施形態のマルチイニシ エータ制御装置2では、コマンド制御回路51,52, 53は、それぞれが対応するイニシエータに対するコマ ンド処理シーケンスを行い、マルチ制御回路44は、コ る。この場合、イニシエータ12に対応するコマンド制 50 マンド制御回路51,52,53を制御して、複数のイ

ニシエータとの間のシーケンスを可能にする。このため、CPU31は、コマンドフェッチ等のコマンド処理シーケンスを行う必要がない。また、CPU31は、コマンド受信バッファ47に格納されたコマンドを実行するが、データ転送処理シーケンスは、転送制御回路46によって行われる。したがって、効率的なシーケンス制御及びデータ転送制御が可能であり、CPU31の負荷を大きくすることなく、複数のイニシエータの管理を行うことができる。

【0119】(変形例)本変形例においては、マルチ制御回路44に代わってCPU31が、制御レジスタ48を介してコマンド制御回路51~53にシーケンス実行許可を与え、コマンドをフェッチするタイミングを制御する例について説明する。

【0120】例えば、転送制御回路46が行うデータ転送処理シーケンスは、基本的にはハードウェアだけで処理を行うことができる。ところが、イニシエータから受信するコマンドの処理には、ハードウェアだけでは処理できず、ファームウェアによる処理が必要な場合がある。また、データ転送処理シーケンスを行っているときであっても、転送データにエラーが生じ、これに対処するためのファームウェアによる処理が必要な場合等がある。

【0121】このような場合、CPU31が実行するファームウェアによる処理は、ハードウェアによる処理に追いつかない場合があるため、CPU31がコマンド処理シーケンスを制御する必要がある。

【0122】図2,3を参照して説明する。イニシエータ11,12のLOGINコマンドの処理が終わっているものとする。イニシエータ11は、コマンド制御回路51のORB_POINTERレジスタR13に対して、BWRQパケットを送信する。マルチ制御回路44が、イニシエータ11に対応するコマンド制御回路51は、イニシス実行許可を与えると、コマンド制御回路51は、イニシエータ11に対してコマンドフェッチを行う。パケット処理回路45は、このときのイニシエータ11からの受信パケットをコマンド受信バッファ47に格納する。CPU31はコマンド受信バッファ47のコマンドを読み出し、実行する。このコマンドは、ファームウェアによる処理が必要なコマンドであるとする。

【0123】このときCPU31は、制御レジスタ48を介して、コマンド制御回路52をシーケンス実行許可待ちにする。CPU31がイニシエータ11のコマンドを実行中に、イニシエータ12から入力された、例えばREADコマンドのコマンドフェッチ対象のアドレスは、コマンド制御回路52に格納される。

【0124】CPU31は、イニシエータ11のコマンド処理が終了すると、マルチ制御回路44に対してシーケンス実行許可を与え、マルチ制御回路44は、コマンド制御回路52に対してシーケンス実行許可を与える。

シーケンス実行許可を得たコマンド制御回路 5 2 は、イニシエータ 1 2 のコマンドをフェッチする。パケット処理回路 4 5 は、イニシエータ 1 2 から受信したパケットをコマンド受信バッファ 4 7 に格納する。 C P U 3 1 はコマンド受信バッファ 4 7 のコマンドを読み出し、イニシエータ 1 2 のコマンドを実行する。

【0125】以上のように、本変形例によると、コマンド処理シーケンスの起動タイミングをCPU31から任意に制御することができるため、コマンド処理シーケンスとCPU31の動作との間で同期をとることができ、CPU31からのシーケンスの管理が容易となる。

【0126】以上の実施形態では、イニシエータがDVD-RAMディスクとの間でデータを転送する例について説明したが、他の形式の光ディスク、磁気ディスク等のデータ記録媒体等との間でデータを転送する場合も同様である。

[0127]

【発明の効果】以上のように、本発明によると、複数のイニシエータを接続した場合でもCPUの負荷を大きく することがないので、複数のイニシエータを接続し、かつ、データ転送を高速に行うことができるマルチイニシエータ制御装置及び方法を提供することができる。

【図面の簡単な説明】

【図1】本発明の実施形態に係るマルチイニシエータ制 御装置を用いたデータ転送システムのブロック図であ る。

【図2】本発明の実施形態に係る図1のマルチイニシエータ制御装置のブロック図である。

【図3】図2のマルチ制御回路及びコマンド制御回路の レジスタについての説明図である。

【図4】アドレス拡張についての説明図である。

【図5】イニシエータのノード番号の管理方法を示す説 明図である。

【図6】図2のマルチ制御回路におけるコマンド実行処理のシーケンスを示すフローチャートである。

【図7A】図2のマルチイニシエータ制御装置の内部で使用されるBWRQパケットのフォーマットを示す説明図である。

【図7B】図2のマルチイニシエータ制御装置の内部で 40 使用されるQWRQパケットのフォーマットを示す説明 図である。

【図7C】図2のマルチイニシエータ制御装置の内部で使用されるWRSパケットのフォーマットを示す説明図である。

【図7D】図2のマルチイニシエータ制御装置の内部で使用されるBRRQパケットのフォーマットを示す説明図である。

【図7E】図2のマルチイニシエータ制御装置の内部で使用されるBRRSパケットのフォーマットを示す説明 50 図である。

【図8A】 I E E E 1 3 9 4 バス上の BWR Qパケット のフォーマットを示す説明図である。

【図8B】 I E E E 1 3 9 4 バス上のQWR Qパケット のフォーマットを示す説明図である。

【図8C】 IEEE1394バス上のWRSパケットの フォーマットを示す説明図である。

【図8D】 I E E E 1 3 9 4 バス上のBRR Qパケット のフォーマットを示す説明図である。

【図8E】IEEE1394バス上のBRRSパケット のフォーマットを示す説明図である。

【図9】LOGINコマンドを実行するためのコマンド 処理シーケンスを示す説明図である。


【図10】READコマンドを実行するためのコマンド 処理シーケンスを示す説明図である。

【図11】従来のシーケンス処理装置の構成を示すプロック図である。


【符号の説明】

1 光ディスクドライブ

【図1】




【図5】



【図7A】

内部 BWRQ パクット (プロック書き込み要求送信パクット)



2 マルチイニシエータ制御装置

3 DVD-RAMコントローラ

4 ヘッド

5 DVD-RAMディスク

6 DMAバス

11, 12, 13 イニシエータ (機器)

21, 22, 23 IEEE1394シリアルバス (伝 送路)

31 CPU

10 41 物理層コントローラ

42 リンクコア回路

43 パケット・フィルタ

44 マルチ制御回路

45 パケット処理回路


46 転送制御回路

47 コマンド受信バッファ

48 制御レジスタ


51, 52, 53 コマンド制御回路

【図2】




| (図3) | 44 | マルチ | R10 | MANAGEMENT_AGENT レジ・スタ | R11 | AGENT_STATE レジ・スタ | R12 | AGENT_RESET レジ・スタ | R13 | ORB_POINTER レジ・スタ | R14 | DOORBELL レジ・スタ | R15 | UNSOLICITED_STATUS レジ・スタ

[図7B]




【図4】



【図6】

【図7C】

内部 WRS パケット



(書き込み応答受信パケット)

destination_ID tl rt tcode pri
source_ID rcode

【図7D】

内部 BRRQ ^ ケット
(プロック読み出し要求送信ペケット)

spd tl rt tcode pri
destination_ID

destination_offset

data_length

【図7E】

内部 BRRS パケット (プロック読み出し応答受信パケット)

THE PROPERTY OF THE PROPERTY O	7717	
destination_ID	tl rt tcode pri	
source_ID	T	
destinat	ion_offset	
data_length extended_tcode		
bloc	k data	
k	(必要なら)セ゚ロ	
Q\$\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	ackSent	

[図8A]

BWRQ ^ 571				
先頭 (データプロック春き込み事 31	き求べてかり			0
destination_ID	tl	rt	tcode	pri
source_ID			<u> </u>	
destinati	on_offset			-
data_length	exte	nde	d_tcode	· · · · ·
heade	r_CRC			
data_	field			
	(必要なら)	ż o		
data	_CRC			•••
· · · · · · · · · · · · · · · · · · ·				末尾

【図8B】

先頭 31	QWRQ パケット (デーダクワット・レット書きる	込み要求パ	ケット)
1	destination_ID	t1	rt.

31	,	<i>, , ,</i>		0
destination_ID	t1	rt	tcode	pri
source_ID			<u> </u>	
destinati	on_offset	t		-
quadle	t_data			
heade	r_CRC			
				末風

【図8C】

WRS ^゚クット (書き込み応答パクット) 先頭 destination_ID tl rt tcode pri source_ID rcode 未使用 未使用 header_CRC

【図8D】

BRRQ パクット (テ゚ータプロゥク読み出し要求パクゥト)


先頭 31	要求^^ クット)
destination_ID	tl rt tcode pri
source_ID	
destinati	on_offset
data_length	extended_tcode
heade	r_CRC
	* B

【図8E】


BRRS パケット (テ゚ータプロゥク読み出し) 先頭	応答パケット)			
destination ID	tl	T	tcode	0
source_ID	 	11.0	rcode	pri
destinat	_ ion_offset	:		-
data_length	ext	ende	d_tcode	,
head	er_CRC			
data	field			
	(必要から)) † ° n		

data_CRC





【図11】



フロントページの続き

F ターム(参考) 58014 EB01 GD05 GD12 GD22 GD32 GE05 HA07 HA14 5K034 AA02 AA07 DD03 EE11 FF01 MM18

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ other:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.